[image]

Состояние дел в электронной промышленности в последнее десятилетие СССР

сравнение с Западом
 
1 2 3 4 5 6
RU Клапауций #07.03.2011 11:00  @Mishka#04.03.2011 19:50
+
-
edit
 

Клапауций

координатор
★★☆
Mishka> Блин, а я и не знал про это?
Mishka> RCA COSMAC was the first to implement CMOS technology.
Он, кстати, до сих пор выпускается :)
   
RU Клапауций #07.03.2011 11:33  @Mishka#04.03.2011 21:08
+
+3
-
edit
 

Клапауций

координатор
★★☆
Mishka> Хех, первый 32 битный — 1979, 1980. За последующие 12 лет своего 32 битного не создали. :P Больше 10 лет.
Хех, первый наш 32-разрядный - 1839 серия, 1989 год. Не больше 10 лет :P
   
RU Клапауций #07.03.2011 11:43  @Balancer#04.03.2011 21:28
+
+1
-
edit
 

Клапауций

координатор
★★☆
Balancer> Кстати, интересен ещё вопрос разработки не послойно скопированных процессоров, а полностью своего проектирования. Я мало работал с такими, так что навскидку могу сослаться только на К145ИК1302/К145ИК1303 [1977?] и КА1013ВМ1 [1982]. Ну и дальше по PDP было много своего, в основном это направление развивали.
Светлановская линия - 535+536 серия -> 586ВЕ1/ВМ1 -> 1827ВЕ1/ВЕ2
1832ой комплект
587ой комплект
в общем, кучку можно собрать немелкую...

Кроме того, было немало процессоров, повторяющих структуру и систему команд зарубежных машин, но сделанных самостоятельно и не имеющих прямого зарубежного аналога. Та же 1839ая серия, к примеру, или 1801ВМ2.
   
08.03.2011 12:54, Серокой: +1: Фанатик!© ;)
US Mishka #08.03.2011 00:59  @Клапауций#07.03.2011 10:52
+
-
edit
 

Mishka

модератор
★★★
Клапауций> Нет, там думали в первую очередь именно про трёх зайцев. Я бы даже сказал - про первого.
Не знаю. Я был на переговорах по запуску схем для Самсона. :) Хотели на одном кристалле всё сделать (кроме памяти). Развели уже. Там требования к вибрации и чистоте воздуха были. :) Поэтому Светлана не бралась делать. Чего-то было про Зеленоград, но там только одни обещания. В конце концов итальянцы сделали что-то (для них в ответ тоже было сделано что-то для ATM на уровне кристаллов и микропрограммирования :) ).
   3.6.153.6.15
RU Balancer #08.03.2011 04:19  @Клапауций#07.03.2011 10:34
+
-
edit
 

Balancer

администратор
★★★★★
Balancer>> 1961 - первый ПК на интегральных схемах
Клапауций> Йой, это что??
Клапауций> Первый комп на интегральных схемах в 1961 году появился.

Да, опечатка, имелся в виду именно комп вообще на интегральных схемах.
   
RU Ylytch #08.03.2011 10:33  @Клапауций#07.03.2011 11:33
+
-
edit
 

Ylytch

втянувшийся

Клапауций> Хех, первый наш 32-разрядный - 1839 серия, 1989 год. Не больше 10 лет :P

Насколько знаю к началу 90-х уже 64 бита свои появились опытные, для наших клонов IBM овских мейнфреймов,а 32 разрядные камни там отродясьс 70-х, или big iron в данной теме оффтоп? Правда было это дело творческим копированием в основном.
   3.6.83.6.8
+
+1
-
edit
 

Mishka

модератор
★★★
Ylytch> Насколько знаю к началу 90-х уже 64 бита свои появились опытные, для наших клонов IBM овских мейнфреймов,а 32 разрядные камни там отродясьс 70-х, или big iron в данной теме оффтоп? Правда было это дело творческим копированием в основном.
Из известных мне 64 бита в 1961ю

64-bit processor timeline

1961
IBM delivers the IBM 7030 Stretch supercomputer, which uses 64-bit data words and 32- or 64-bit instruction words.
1974
Control Data Corporation launches the CDC Star-100 vector supercomputer, which uses a 64-bit word architecture (previous CDC systems were based on a 60-bit architecture).
International Computers Limited launches the ICL 2900 Series with 32-bit, 64-bit, and 128-bit two's complement integers; 64-bit and 128-bit floating point; 32-bit, 64-bit and 128-bit packed decimal and a 128-bit accumulator register. The architecture has survived through a succession of ICL and Fujitsu machines. The latest is the Fujitsu Supernova, which emulates the original environment on 64-bit Intel processors.
1976
Cray Research delivers the first Cray-1 supercomputer, which is based on a 64-bit word architecture and will form the basis for later Cray vector supercomputers.
1983
Elxsi launches the Elxsi 6400 parallel minisupercomputer. The Elxsi architecture has 64-bit data registers but a 32-bit address space.
1989
Intel introduces the Intel i860 RISC processor. Marketed as a "64-Bit Microprocessor", it had essentially a 32-bit architecture, enhanced with a 3D Graphics Unit capable of 64-bit integer operations.[5]
1991
MIPS Technologies produces the first 64-bit microprocessor, the R4000, which implements the MIPS III ISA, the third revision of their MIPS architecture.[6] The CPU is used in SGI graphics workstations starting with the IRIS Crimson. Kendall Square Research deliver their first KSR1 supercomputer, based on a proprietary 64-bit RISC processor architecture running OSF/1.
1992
Digital Equipment Corporation (DEC) introduces the pure 64-bit Alpha architecture which was born from the PRISM project.[7]
1993
Atari introduces the Atari Jaguar video game console, which includes some 64-bit wide data paths in its architecture.[8]
1994
Intel announces plans for the 64-bit IA-64 architecture (jointly developed with Hewlett-Packard) as a successor to its 32-bit IA-32 processors. A 1998 to 1999 launch date is targeted.
1995
Sun launches a 64-bit SPARC processor, the UltraSPARC.[9] Fujitsu-owned HAL Computer Systems launches workstations based on a 64-bit CPU, HAL's independently designed first-generation SPARC64. IBM releases the A10 and A30 microprocessors, 64-bit PowerPC AS processors.[10] IBM also releases a 64-bit AS/400 system upgrade, which can convert the operating system, database and applications.
1996
Nintendo introduces the Nintendo 64 video game console, built around a low-cost variant of the MIPS R4000. HP releases an implementation of the 64-bit 2.0 version of their PA-RISC processor architecture, the PA-8000.[11]
1997
IBM releases the RS64 line of 64-bit PowerPC/PowerPC AS processors.
1998
IBM releases the POWER3 line of full-64-bit PowerPC/POWER processors.[12]
1999
Intel releases the instruction set for the IA-64 architecture. AMD publicly discloses its set of 64-bit extensions to IA-32, called x86-64 (later branded AMD64).
2000
IBM ships its first 64-bit z/Architecture mainframe, the zSeries z900. z/Architecture is a 64-bit version of the 32-bit ESA/390 architecture, a descendant of the 32-bit System/360 architecture.
2001
Intel finally ships its IA-64 processor line, after repeated delays in getting to market. Now branded Itanium and targeting high-end servers, sales fail to meet expectations.
2003
AMD introduces its Opteron and Athlon 64 processor lines, based on its AMD64 architecture which is the first x86-based 64-bit processor architecture. Apple also ships the 64-bit "G5" PowerPC 970 CPU produced by IBM. Intel maintains that its Itanium chips would remain its only 64-bit processors.
2004
Intel, reacting to the market success of AMD, admits it has been developing a clone of the AMD64 extensions named IA-32e (later renamed EM64T, then yet again renamed to Intel 64). Intel ships updated versions of its Xeon and Pentium 4 processor families supporting the new 64-bit instruction set.
VIA Technologies announces the Isaiah 64-bit processor.[13]
2006
Sony, IBM, and Toshiba begin manufacturing of the 64-bit Cell processor for use in the PlayStation 3, servers, workstations, and other appliances.

64-bit computing - Wikipedia

In computer architecture, 64-bit computing is the use of processors that have datapath widths, integer size, and memory address widths of 64 bits (eight octets). Also, 64-bit computer architectures for central processing units (CPUs) and arithmetic logic units (ALUs) are those that are based on processor registers, address buses, or data buses of that size. From the software perspective, 64-bit computing means the use of code with 64-bit virtual memory addresses. However, not all 64-bit instruction sets support full 64-bit virtual memory addresses; x86-64 and ARMv8, for example, support only 48 bits of virtual address, with the remaining 16 bits of the virtual address required to be all 0's or all 1's, and several 64-bit instruction sets support fewer than 64 bits of physical memory address. //  Дальше — en.wikipedia.org
 

IBM 7030 Stretch - Wikipedia — мы немного изучали в курсе архитектур суперкомпов. Хм, точнее я изучал. :) Мне преп, с которым я работал в ИМ на третьем курсе ряд монографий подогнал из личной библиотеки. Остальной народ в группе так до этого и не дошёл. :( Хотя у препа любимая архитектура был Burroughs-ы. Оно и понятно — компиляторщики мы были. :)
   3.6.153.6.15

Mishka

модератор
★★★
Ylytch> Насколько знаю к началу 90-х уже 64 бита свои появились опытные, для наших клонов IBM овских мейнфреймов,а 32 разрядные камни там отродясьс 70-х, или big iron в данной теме оффтоп? Правда было это дело творческим копированием в основном.

У нас на ВЦ был модуль матричный, который 64 бита. :) Мы для него пытались писать. Только он ни разу больше 5 минут не проработал. :)
   3.6.153.6.15

Ylytch

втянувшийся

Mishka> IBM 7030 Stretch - Wikipedia, the free encyclopedia — мы немного изучали в курсе архитектур суперкомпов. Хм, точнее я изучал. :) Мне преп, с которым я работал в ИМ на третьем курсе ряд монографий подогнал из личной библиотеки. Остальной народ в группе так до этого и не дошёл. :( Хотя у препа любимая архитектура был Burroughs-ы. Оно и понятно — компиляторщики мы были. :)

Я увы нигде не изучал, но очень хочется пощупать big iron.
Пока все это довольно слабо представляю в теории, какие то общие концепции архитектуры, что то кусками z/OS, zVM.
А про Burroughs только сейчас и услышал))))))
Полез в вики узнал что то новое про Unisys.
Спасибо.)
   3.6.83.6.8
RU Клапауций #09.03.2011 13:26  @Mishka#08.03.2011 00:59
+
-
edit
 

Клапауций

координатор
★★☆
Mishka> Там требования к вибрации и чистоте воздуха были. :) Поэтому Светлана не бралась делать.
Дак это понятно. Но в глухомань производство выносили не поэтому. Там с уровнем производства было много хуже, чем на крупных заводах. Да и кадры, гм...
   
RU Клапауций #09.03.2011 13:28  @Ylytch#08.03.2011 10:33
+
+1
-
edit
 

Клапауций

координатор
★★☆
Ylytch> ...а 32 разрядные камни там отродясь с 70-х,
Я тут не очень понял. Речь про некие отечественные 32-разрядные микропроцессоры в 70-х годах? :eek:
   
RU Jerard #09.03.2011 13:37  @Клапауций#09.03.2011 13:28
+
-
edit
 

Jerard

аксакал

Клапауций> Речь про некие отечественные 32-разрядные микропроцессоры в 70-х годах? :eek:

Я так понял речь про процессоры на отечественных интегральных микросхемах. Была же там какая-то серия из которой можно было набирать разрядность. Номер не помню, к сожалению.
   3.6.143.6.14
RU Ylytch #09.03.2011 14:24  @Клапауций#09.03.2011 13:28
+
-
edit
 

Ylytch

втянувшийся

Ylytch>> ...а 32 разрядные камни там отродясь с 70-х,
Клапауций> Я тут не очень понял. Речь про некие отечественные 32-разрядные микропроцессоры в 70-х годах? :eek:

Я их сам в силу возраста и редкости сабжей не то что не трогал, но и не видел, посему только по описаниям судить могу.

ЕС ЭВМ — Википедия

ЕС ЭВМ (Единая система электронных вычислительных машин, произносится «еэ́с эвээ́м») — советская серия компьютеров. Аналоги серий System/360 и System/370 фирмы IBM, выпускавшихся в США c 1964 года. Программно и аппаратно (аппаратно — только на уровне интерфейса внешних устройств) совместимы со своими американскими прообразами. Активно эксплуатировались в СССР и странах СЭВ с 1971 по 1990 годы, после чего стали выходить из эксплуатации, и примерно к 2000 практически исчезли. В середине 1960-х годов в СССР в области вычислительной техники выявился ряд проблем, а именно: Назревала необходимость «большого скачка» — перехода к массовому производству унифицированных ЭВМ, оснащённых большим количеством стандартизированного программного обеспечения и периферийного оборудования. //  Дальше — ru.wikipedia.org
 

"Все модели ЕС ЭВМ Ряд-1, Ряд-2 и Ряд-3, как и их прототипы фирмы IBM, имели с точки зрения программиста 32-разрядную архитектуру с 24-разрядной шиной адреса, что позволяло адресовать максимум 16 мегабайт физической оперативной памяти. В более поздних моделях IBM шина адреса была расширена до 31 разряда, а затем введён 64-разрядный режим, но эти изменения в серии ЕС ЭВМ были воспроизведены только в единичных предсерийных машинах Ряда-4. Следует так же упомянуть о ЕС-1220[10], формально входящей в Ряд-4, реально же представляющую собой адаптированную версию System/390 с 64-битным процессором производства IBM и периферией советской сборки, во многом также из импортных комплектующих."
   3.6.153.6.15
RU Серокой #09.03.2011 14:49  @Ylytch#09.03.2011 14:24
+
-
edit
 

Серокой

координатор
★★★★
Так это не микро, а просто процессор. ;)
   
RU Ylytch #09.03.2011 15:02  @Серокой#09.03.2011 14:49
+
-
edit
 

Ylytch

втянувшийся

Серокой> Так это не микро, а просто процессор. ;)

Так я сразу спросил, не оффтоп ли))))))
   3.6.153.6.15
RU Клапауций #09.03.2011 15:45  @Jerard#09.03.2011 13:37
+
-
edit
 

Клапауций

координатор
★★☆
Jerard> Была же там какая-то серия из которой можно было набирать разрядность.
А, секционированные, понятно. Там с разрядностью можно было делать почти что угодно.
   
US Mishka #10.03.2011 00:16  @Клапауций#09.03.2011 13:28
+
-
edit
 

Mishka

модератор
★★★
Клапауций> Я тут не очень понял. Речь про некие отечественные 32-разрядные микропроцессоры в 70-х годах? :eek:
Он не про камни, он про процессоры вообще. :) На IBM 360 серии были 32 разряда сразу. Ну и на советских аналогах.
   3.6.153.6.15
US Mishka #10.03.2011 00:19  @Клапауций#09.03.2011 15:45
+
-
edit
 

Mishka

модератор
★★★
Клапауций> А, секционированные, понятно. Там с разрядностью можно было делать почти что угодно.
Хм, не так всё просто. :) В теории — да. На практике, наши инженеры, которые использовали 4 битные секции, довольно быстро состряпали 16 разрядный процессор, немножко затрахались делать 32 разрядный. В том числе и по задержками, и по ширине слова микрокода, да и по связям и навескам. :) Там сильно нелинейный рост сложности везде. :) Ну и задержки — всё-таки из секции в секцию надо передавать сигналы.
   3.6.153.6.15
RU Серокой #10.03.2011 00:29  @Mishka#10.03.2011 00:19
+
-
edit
 

Серокой

координатор
★★★★
Mishka> Ну и задержки — всё-таки из секции в секцию надо передавать сигналы.

Справедливости ради, в той же 1804ВС1 выход переноса был параллельный, сигналы P и G.
   
US Mishka #10.03.2011 00:38  @Серокой#10.03.2011 00:29
+
-
edit
 

Mishka

модератор
★★★
Серокой> Справедливости ради, в той же 1804ВС1 выход переноса был параллельный, сигналы P и G.
Да, но на следующую секцию он приходил после того, как первая закончит операцию. :)
   3.6.153.6.15
RU Серокой #10.03.2011 00:42  @Mishka#10.03.2011 00:38
+
-
edit
 

Серокой

координатор
★★★★
Mishka> Да, но на следующую секцию он приходил после того, как первая закончит операцию. :)

Нет-нет, это было б так, если б перенос был последовательный, то есть выход C.
   
US Mishka #10.03.2011 00:53  @Серокой#10.03.2011 00:42
+
-
edit
 

Mishka

модератор
★★★
Серокой> Нет-нет, это было б так, если б перенос был последовательный, то есть выход C.
А как ты его выдашь одновременно с подачей без завершения операции? У тебя он будет выстален вместе с результатом по всем битикам (каждый битик можно посчитать отдельно и в паралель). Но при этом, в первой секции результат уже будет, а во второй ещё нет.
   3.6.153.6.15
RU Серокой #10.03.2011 01:02  @Mishka#10.03.2011 00:53
+
-
edit
 

Серокой

координатор
★★★★
Mishka> А как ты его выдашь одновременно с подачей без завершения операции?
Ну как. Задержка будет, бесспорно, это ж не чудеса, но выдаваться битик может (физически может) и до завершения операции.
Параллельный перенос как раз предсказывает возникновения бита C. Как простой пример - на сумматоре он формируется как И по всем разрядам.
   
US Mishka #10.03.2011 01:10  @Серокой#10.03.2011 01:02
+
-
edit
 

Mishka

модератор
★★★
Серокой> Ну как. Задержка будет, бесспорно, это ж не чудеса, но выдаваться битик может (физически может) и до завершения операции.

Всей операции или только на секции?

Серокой> Параллельный перенос как раз предсказывает возникновения бита C. Как простой пример - на сумматоре он формируется как И по всем разрядам.

Да я знаю. :)
Для однобитного формулы просты:
I, J — входы,
R — результат
С — перенос.

code text
  1. R0 = I0 ^ J0
  2. C0 = I0 & J0


На двух битном уже интереснее.

code text
  1. R0 = I0 ^ J0
  2. C0 = I0 & J0
  3.  
  4. R1 = I1 ^ J1 ^ C0
  5. C1 = I1 & J1 | I1 & C0 | J1 & C0

Задание любителям (ау, Ник :) ) попробовать для трёх.

Но все формулки вычисляются в параллель. :) Поэтому, пока они вычисляются, следущая секция стоит и ждёт. Проблемы у нас были, что с переходом на 32 разряда на тех же секционках, не удалось сохранить ту же тактовую частоту — железки не успевали. В том числе и из-за такого ожидания.
   3.6.153.6.15

AXT

инженер вольнодумец
★☆
Mishka> А как ты его выдашь одновременно с подачей без завершения операции?

А никак. В сумматоре с ускоренным переносом перенос предвычисляется отдельной схемой, часть которой находится в секции сумматора и вычисляет упомянутые биты P и G (Propagate&Generate), а часть — в ускорителе переноса, который получает эти биты от всех секций и рассчитывает перенос на входе каждой секции, кроме первой.

Кстати, для КМОП высокой степени интеграции это решение не применяется, т.к. требует большой нагрузочной способности элементов. А у мелких КМОП она довольно хреновая. Вместо этого обычно используют метод выбора переносом (Carry Select).
   3.6.153.6.15
1 2 3 4 5 6

в начало страницы | новое
 
Поиск
Настройки
Твиттер сайта
Статистика
Рейтинг@Mail.ru